2.5D 封装正成为撑抓 AI 芯片高性能需求的中枢技巧之一。

SK 海力士准备去好意思国建造一个先进封装产线，筹备插足 38.7 亿好意思元，建造一个 2.5D 封装量产线。到 2028 年下半年，适当插足运营。同期，台积电也正在对现存的 8 英寸和 12 英寸晶圆厂进行重要升级矫正，把主要分娩 90 纳米及以上制程的芯片的工场，重心升级安设支抓芯片封装（CoWoS）和芯片封装（CoPoS）技巧的先进封装分娩线。

这些当作反应出一个趋势：半导体制造已进入"晶圆代工 2.0 "期间，制造、封装与测试的深度整合成为新的竞争焦点。

01

2.5D 封装，有多重要？

跟着东说念主工智能技巧快速发展，先进封装已卓越制程工艺成为半导体行业最热点边界。Yole 集团数据夸耀，大师先进封装市集到 2030 年达到约 800 亿好意思元，将以 9.4% 的年复合增长率抓续增长。

这一演变并非一蹴而就。从 1950 年代的点对点封装（>0.5mm I/O 间距），到 1970 年代的邻近穿孔封装（

那么，什么是 2.5D 封装？

浅易来说，2.5D 封装是一种通过硅中介层（Silicon Interposer）或镶嵌式桥接技巧（如英特尔的 EMIB）将多个芯片水平归并起来的技巧。与传统的 2D 封装比较，它允许在单一封装内集成更多功能单位，比如 CPU、GPU、内存（HBM）和 I/O 模块；而与复杂的 3D 堆叠比较，它又幸免了过高的制造难度和热照应挑战。这种"不上不下的中间状况"赶巧为 AI 芯片提供了完好的均衡。

AI 芯片的一个显赫特色是需要高带宽和低延迟的芯片间通讯。举例，查验一个深度学习模子时，GPU 需要与高带宽存储器（HBM）快速交换数据，而传统的封装技巧频频受限于互连带宽和功耗。2.5D 封装通过在芯片间引入高密度互连通说念，显赫擢升了数据传输后果，同期保抓了相对浅易的制造进程。这使得它相称合适 AI 加速器和数据中心处理器等高性能应用。

现在用于整合 AI Chiplets ( 举例 GPU 以及存储 ) 的主要先进封装技巧，有两种。一种是硅中介层决议，如台积电的 CoWoS，先将芯片通过 Chip on Wafer（CoW）工艺归并至硅晶圆，再与基板整合；另一种是 RDL 中介层决议，如 FOCoS（Fan Out Chip-on-Substrate），将芯片置于 RDL 介面上进行整合。

若 RDL Interposer 上内埋有桥接结构（Bridge），则称为 FOCoS-Bridge 或 FO-Bridge 封装。举例 AMD MI250，即是将 GPU 跟 HBM 整合在 RDL Interposer 上头，行使内埋的桥接结构提供较细的清亮来归并 GPU 跟 HBM。

台积电的 CoWoS 严格来说也属于 2.5D 先进封装技巧，由 CoW 和 oS 组合而来：先将芯片通过 Chip on Wafer（CoW）的封装制程归并至硅晶圆，再把 CoW 芯片与基板（Substrate）归并，整合成 CoWoS。英特尔在 2.5D 上有多个决议：EMIB 2.5D、Foveros-S 2.5D、Foveros-B 2.5D。

现时，HBM4 是使用 2.5D 封装的典型代表，诸如 AMD、NVIDIA 等企业已推出多款基于 2.5D 硅中介层的产物。

预测将来，行业的发展旅途正在渐渐明晰。IMEC 觉得，互连层级与系统分区是 3D 集成的中枢逻辑。2D 互连依赖平面布线与垂直过孔，kaiyun体育app而 3D 互连通过硅通孔（TSV）、微凸点、铜 - 铜平直键合等技巧，完毕芯片堆叠与中介层集成，形成从晶体管到封装基板的完整互连体系。

将来行业主要有两大发展处所：2.5D 芯粒集成通过法式化总线接口完毕孤独芯片互连；3D-SOC 则通过协同假想，将片上互连网罗蔓延至 3D 空间，大幅擢升互连密度。

2.5D 封装的缺陷在于中介层。

台积电 CoWoS 技巧的硅中介层尺寸从 2016 年的 1.5 倍光刻版尺寸（约 1287mm²）演进至现时的 3.3 倍（约 2831 mm²），可支抓 8 个 HBM3 堆叠，并筹备 2026 年膨胀至 5.5 倍尺寸（4719mm²）以兼容 12 个 HBM4 堆叠。

跟着 HBM 接口带宽擢升，中介层的复杂度也在加多。现在典型中介层最多有四层金属，但已有产物继承多达十层的假想。联电先进封装总监指出："在 HBM4 之后，就需要八到九层金属层。"层数加多会推高成本，同期带来机械强度与翘曲限度的挑战。日蟾光高档总监曹立宏示意："为了裁汰互连旅途并提高信号完整性，中介层厚度不断减小，但需在厚度与机械踏实性之间得回均衡。"

现时绝大多量中介层为无源结构，仅提供互连功能。但由于硅中介层由半导体材料制成，将来有望集成晶体管，发展为有源中介层，用于电源照应、I/O 或光器件集成，尤其适用于 AI 和高性能筹备场景。

据 semiengineering 分析，为了幸免上流的成本，真钱投注app平台现在业内有两种形态：一种要领是寻找比硅更低廉的材料。有机中介层在材料和制形成本方面王人更低，因为它是在面板上而非晶圆上制造的。硅需要后头研磨来袒露硅通孔（TSV），而有机中介层则无需这些工艺本领。另一种形态是，使用硅桥接器代替硅中介层。每个桥接器的尺寸王人小得多，从而不错提高良率。一个桥接器（或多个桥接器）的成本将远低于一个硅中介层的成本。

国内这边，2025 年 10 月份，盛合晶微科创板 IPO 苦求已获受理。公司是中国大陆最早完毕 12 英寸 Bumping 量产的企业之一，亦然首家提供 14nm 先进制程 Bumping 作事的企业，具备 2.5D/3D IC 超高密度微凸块的大边界量产智商。

在基于 TSV 硅中介层的 2.5D 集成方面，盛合晶微是国内最早量产、边界最大的企业之一。据灼识商议统计，其 2024 年在中国大陆 2.5D 封装市集的收入份额约为 85%，技巧智商与大师跳动企业不存在代差。

长电科技推出XDFOI 高密度扇出型封装平台，具备 2.5D 封装智商，可支抓 4nm 节点 Chiplet 产物封装。该平台通过多层 RDL 布线和微凸点技巧，完毕芯片间的高密度互连，应用于出动结尾、角落 AI 等边界，技巧方针达到国际先进水平。

通富微电在 2.5D/3D 封装边界得回打破，与 AMD 等客户配合，完毕大尺寸 FCBGA 和 2.5D 封装量产。其 TSV 工艺成本较国外低 40%，并通过长入开发 HBM 技巧，擢升封装集成智商，支抓高性能筹备、GPU 等应用场景。

华天科技布局 2.5D 封装技巧，12 英寸晶圆级 TSV 产线聚焦 CIS、MEMS 等应用，良率达到 85%。通过优化工艺进程和材料采选，擢升封装性能和可靠性，安适减弱与国际先进水平的差距。

02

3D 封装是下一步

2.5D 仅仅过渡阶段，3D 封装才是下一想法，最大的克己是把连线距离大大裁汰了。3D 封装是通过垂直堆叠完毕芯片立体集成，中枢技巧包括硅通孔（TSV）和搀和键合（Hybrid Bonding）。

TSV 技巧通过归并硅片的垂直导电通说念归并堆叠芯片，如三星 X-Cube 技巧基于 TSV 完毕 SRAM 与逻辑芯片的 3D 堆叠，裁汰信号旅途以擢升速率和能效。搀和键合技巧（如台积电 SoIC 的 Cu-Cu 键合）则通过金属平直键合摈斥微凸点马虎，完毕 10μm 以下互连间距，带宽密度可达 1TB/s/mm²，较传统微凸点擢升 10 倍。

为支抓这一滑型，ASML 还是向客户委派第一台专为先进封装应用开发的光刻机" TWINSCAN XT:260 "，可用于 3D 芯片、Chiplets 芯粒的制造与封装。

XT:260 的想法是措置芯片封装日益增长的复杂性，愉快全行业向 3D 集成、芯粒架构的转型，尤其是更大曝光面积、更高模糊量的条目。继承波长为 365 纳米的 i 线光刻技巧 ( i-line lithography ) ，折柳率约为 400 纳米，NA ( 孔径数值 ) 0.35，分娩速率高达每小时 270 块晶圆，是现存先进封装光刻机的足足 4 倍。

此外，泛林集团也在旧年 9 月文告，已开发出用于先进半导体封装的新式千里积拓荒" Vector Teos 3D "。该新产物是面向东说念主工智能（AI）和高性能筹备（HPC）芯片制造的拓荒，其主要特色在于简略粗糙"异质集成"（即归并不同半导体）和三维（3D）垂直堆叠过程中出现的各样技巧不毛。

03

结语

除了自建先进封装产能的 SK 海力士，越来越多的企业收拢契机，王人在加速扩产先进封装。

日蟾光 2025 年 9 月文告，将 K18B 厂房的新建工程发包给福华工程股份有限公司，此举旨在粗糙将来先进封装产能的引申需求。11 月又示意，子公司日蟾光半导体董事贯通过两项重要不动产与扩厂决议，准备扩产以粗糙 AI 带动芯片应用苍劲增长及客户对先进封装测试产能的要紧需求。

大师第二大 OSAT 企业 Amkor（安靠）在 2025 年 8 月文告，对其在好意思国亚利桑那州皮奥里亚市的先进封测设施状貌进行重要调理。新厂选址仍在皮奥里亚市，但占大地积从原先的 56 英亩扩大至 104 英亩，简直翻倍。

长电科技保抓全年 85 亿元成本支拨筹备，重心投向先进封装的技巧打破，以及汽车电子、功率半导体、动力市集等需求增长最快的边界；华天科技在旧年完成了 ePoP/PoPt 高密度存储器及应用于智能座舱与自动驾驶的车规级 FCBGA 封装技巧，2.5D/3D 封装产线完成通线。

大师产能的密集落地，印证了先进封装已从制造缺陷跃升为半导体竞争的中枢赛说念，缺陷在于谁更快霸占先机。